玻璃基板技术综述（1）发表时间：2026-02-19 09:47 玻璃基板技术在现代电子等领域中扮演着愈发重要的角色。本文由Pratik Nimbalkar等七位来自Plaid Semiconductors Inc.以及佐治亚理工学院3D系统封装研究中心的作者撰写，对玻璃基板技术展开全面综述。文中涵盖该技术的多方面关键内容。由于全文篇幅较长，将分三部分刊出，今日呈现的是第一部分。 摘要 人工智能正在重塑计算领域格局。小芯片（Chiplets）与异构集成已成为当前及下一代处理器的关键技术策略。随着摩尔定律的放缓，通过先进封装实现的系统集成已成为实现最高性价比性能的主导途径。总体而言，系统正围绕基板这一封装的主要组成部分而发展趋同。玻璃作为一种卓越的小芯片系统集成平台脱颖而出。玻璃基板具备无与伦比的电学和机械性能，能够以比竞争技术更低的成本，实现前所未有的设计与集成灵活性。三个关键优势使玻璃成为首选平台：可调控材料性能、可对玻璃进行结构化处理以及在大幅面板上进行工艺加工的可行性。本综述详细阐述了玻璃加工与制造的基础知识、创新集成技术以及前沿研究，这些方面共同确立了玻璃基板作为人工智能及未来新一代系统优选方案的地位。最后，我们概述了未来几年为推动系统扩展必须塑造的技术方向。 关键词：玻璃基板；先进封装；小芯片（Chiplets）；异构集成 1. 引言 由生成式人工智能（AI）的快速应用所加速的数据生成与处理的指数级增长，给计算系统带来了前所未有的需求。为保持这一发展势头，持续提升系统带宽至关重要。特别是，GPU-内存带宽是持续改进人工智能的主要瓶颈。由于需要在计算架构中实现更快、更高效的数据传输，系统带宽和每比特能耗现已成为主要性能指标。人工智能在训练以及存储推理模型时需要大量内存。总封装内存和总内存带宽已成为英伟达（Nvidia）和超威半导体（AMD）等公司GPU产品的关键衡量指标。虽然高带宽内存（HBM）随着DRAM的三维（3D）集成而不断发展，但GPU与HBM之间的互连也需要扩展以实现更高的带宽。主要的瓶颈之一在于芯片间的互连，目前这需要低功耗、高速且高密度的封装内布线解决方案。行业趋势表明，人们对基板和中介层在采用二维（2D）和二点五维（2.5D）架构集成多芯片方面的依赖日益增加。再分布层（RDL）中介层和嵌入式桥接现已成为高性能设备封装的核心要素。 硅中介层如TSMC的CoWoS和Intel的EMIB是两个主流平台，它们利用后道工序（BEOL）基础设施实现超高I/O密度。Nvidia最新的GPU表明，对更大基板和更密集互连的需求日益增长，以支持成千上万的I/O和HBM堆栈。图1展示了Intel的先进封装路线图。通过采用UCIe标准，芯片模块集成有望快速扩展。Intel通过其Ponte Vecchio架构展示了未来发展方向，该架构包含47个芯片模块和11个EMIB连接[1,2]。  图1展示了英特尔的封装形式因子和芯片间互连间距发展的路线图。 行业正在迅速向这种将分散系统构建为集成产品的模块化方法靠拢。TSMC最近公布了系统级晶圆（SoW-X）架构，包含16个全尺寸ASIC、80个HBM4模块和100个本地硅互连（LSI）桥。图2展示了SoW-X架构的布局图。该系统实现了高达260 TB/s的芯片间带宽和80 TB/s的外部带宽。  图2. TSMC的SoW-X测试载体布局图 尽管有这些进展，当前的方法在可靠性和可扩展性方面面临挑战。在RDL（再分布层）中嵌入大量桥接结构不仅装配密集，而且容易因环氧模塑化合物（EMC）或聚合物层与桥接材料之间的热膨胀系数（CTE）不匹配而发生故障。虽然RDL中介层在高密度布线方面表现出潜力，但在较大封装尺寸下的机械稳健性尚未得到验证。环氧模塑化合物固化过程中产生的收缩导致芯片偏移，在大晶圆上可能超过100–200μm，这仍然是扩大扇出式中介层应用规模的关键障碍。 尽管现有方案存在局限，玻璃已崭露头角，成为一种极具吸引力的替代基板平台。其核心优势包括：
玻璃基板融合了硅的精度与环氧模塑料（EMC）的可扩展性，因而被视为推动未来异质集成变革的关键使能技术。研究表明，在先进封装领域，玻璃基板相较于硅及有机材料，在电气与制造方面均具显著优势。其具备低介电损耗、高电阻率及稳定的材料特性，使玻璃通孔（TGVs）在10 GHz频率下比硅通孔（TSVs）插入损耗降低1–2 dB以上；在长距离、高速率（高达70 Gb/s）传输中，仍能保持眼图张开度>0.6 V且抖动<2 ps。由于介电常数更低，TGVs相较TSVs可将通孔间噪声耦合进一步降低两倍以上。综合来看，这些成果证实：玻璃基板能以更低成本，达到甚至超越硅基互连的密度与电气性能，同时支持面板级规模化制造。 本综述呈现了玻璃基板技术的现状全景，涵盖研究创新、产业发展及面向基于小芯片的大规模系统的商业化路径，玻璃将在此类系统中作为核心平台发挥作用。 2. 当前技术水平本节阐述各类技术的发展现状，包括玻璃通孔（TGVs）、玻璃腔体、细间距再分布层（fine‑pitch RDL）及可靠性等方面。 2.1 玻璃通孔（Through Glass Vias, TGVs）TGVs的制备需经过一系列专用工艺，通常分为两大阶段：通孔成形与金属化。
整体制造流程见图3的流程图所示。  图3. 玻璃通孔（TGV）制造步骤流程图 2.1.1 通孔成形 —— 激光钻孔 激光钻孔是目前在玻璃基板上形成通孔最为广泛采用的技术。激光波长的选择至关重要，因为它会直接影响工艺效率及最终通孔的质量。玻璃在深紫外光（180–280 nm）和红外光（9.6–10.6 μm）波段具有强烈吸收性。大部分入射光在红外波段，入射光的能量会转化为晶格振动，从而通过熔融与气化作用去除材料。而在193 nm波长下，高能光子会引发光化学反应，通过打断玻璃内部的化学键来实现材料的去除。有研究表明，在193 nm激光烧蚀过程中产生的热机械应力，显著低于在9.6–10.6 μm激光波长下通过光热相互作用所导致的烧蚀应力。因此，与波长处于9.6–10 μm范围的CO₂激光器相比，193 nm准分子激光器更适用于以最小应力钻制通孔。 激光还可用于局部改性玻璃，再通过刻蚀形成通孔。这种方法通常称为激光诱导深度刻蚀（Laser Induced Deep Etching, LIDE），可用于制造小直径、高深宽比（Aspect Ratio, AR）的玻璃通孔（TGV）。其工艺过程分为两步：首先利用贝塞尔光束的超短脉冲激光在玻璃内部形成激光作用区；第二步通过湿法化学刻蚀选择性去除改性区域——因为激光作用区的刻蚀速率远高于周围未改性玻璃。该工艺的一个局限在于，所形成的通孔侧壁呈锥形。 为克服通孔壁的锥度问题，近期研究采用飞秒激光改性技术来形成激光作用区。在该工艺中，可使用单脉冲或突发模式（burst-mode）激光脉冲，并通过精确调控激光环形光斑尺寸，实现对不同体积玻璃样品通孔直径的精准控制。硼硅酸盐玻璃的激光作用区经氢氧化钾（KOH）湿法刻蚀后，可实现各向异性刻蚀，从而形成小直径、垂直、高深宽比的TGV。 Kolari等人展示了利用感应耦合等离子体反应离子刻蚀（Inductively-Coupled Plasma Reactive Ion Etching, ICP RIE）对石英与玻璃进行深度（>300 μm）刻蚀的方案，并采用非键合硅掩模。实验中以标准硅片作为掩模，并可重复使用。通过优化源功率、偏置功率、气体组分及压力等参数，在使用400 μm厚硅掩模的情况下，实现了深宽比大于3:1的刻蚀效果。 光敏玻璃使用光刻技术进行图案化，其中包含通孔图案的掩模用于将玻璃暴露于紫外线辐射。这种曝光之后是热处理，使受辐照区域结晶。在蚀刻过程中，部分结晶的区域比未曝光区域的蚀刻速率明显更高。因此，这些区域可以使用稀释的氢氟酸选择性去除，从而显露出所需的通孔图案。 2.1.2. 玻璃通孔金属化 (TGV Metallization) 在玻璃通孔 (TGV) 中沉积籽晶层主要有两种方法：溅射和化学镀。在溅射法中，通常使用钛/铜 (Ti/Cu) 籽晶层。该方法中优选锥形或收腰的通孔，因为倾斜的侧壁可以实现更好的覆盖。然而，溅射在大面板上实现均匀沉积以及在高深宽比TGV方面存在局限性。通常需要双面溅射，这增加了成本。 化学镀铜是一种成本较低的替代方案，并被广泛用作标准的湿法金属化工艺。该方法包括一系列步骤，即化学表面处理、催化剂（通常是钯/锡 (Pd/Sn)）颗粒的沉积，以及在催化剂颗粒上的化学镀铜还原。这在玻璃（带负电荷的OH表面）、调理剂（带正电荷的聚合物电解质）和催化剂（带负电荷的表面）之间形成了三个独立的离子键合界面。除了钯催化剂与化学镀铜之间的键合外，玻璃与催化剂之间的每个界面都依赖于离子键合。表面蚀刻和粗化是化学镀的典型步骤。这些步骤通过增加表面积以及与粗糙表面的机械互锁来提高附着力。 玻璃与种子层之间的粘附是金属化的一个关键因素。学术界和工业界都提出了几种方法来克服这一挑战。Pandey等人报道了局部表面粗糙化技术，以改善TGVs中化学镀铜的附着力。Atotech的Vitrocoat技术通过在20-40纳米金属氧化物基溶胶凝胶粘合促进剂上沉积，实现了玻璃-铜剥离强度为4-8 N/cm。这些结构在90%相对湿度、130°C下通过了高度加速应力测试（HAST）96小时，并在无铅回流条件下260°C下进行了5次回流。据报道，浸涂机制对于纵横比高达5:1的TGVs是成功的[18]。由于Vitrocoat GI W引起的TGV堵塞也可能发生，这取决于（a）涂层溶液的毛细力，（b）过孔的排列，以及（c）从涂层溶液中拉出的方向。刘等人证明了TGV堵塞取决于TGV阵列中TGV的位置和过孔间距。 Xu等人提出了一种混合金属氧化物粘合层，通过使用溶胶凝胶浸涂技术在ZnO（SZO）上掺入银纳米颗粒。对于500纳米粘合促进剂在500°C下烧结1小时的11微米厚电镀铜，粘附强度为3-4 N/cm。银纳米颗粒还提供了化学镀铜所需的活性催化位点。使用这种方法展示了纵横比为1:10的TGV填充。金属化过程、溅射和无电过程通常通过电镀来沉积较厚的铜层。 在初始加工步骤中，玻璃的处理具有挑战性。层压聚合物电介质可以改善处理并降低破损的几率。图4a显示了Sukumaran等人开发的工艺流程。由该工艺流程形成的中介层的横截面图像如图4b所示。需要注意的是，在用激光钻孔过孔之前，先在玻璃上层压一层薄膜聚合物。这有助于更容易地处理玻璃基板。在这项研究中，使用193纳米的准分子激光器以最小应力钻削过孔。  图4 (a) 为 Sukumaran 等人提出的双层金属玻璃中介层制造工艺流程，通常以流程图形式依次展示各加工步骤；(b) 为按照上述工艺流程制造出的中介层横截面图像，图中可清晰观察中介层的内部结构层次及相关细节。 文中还提到，脉冲反向电镀（Pulse Reverse Electroplating）是一种常用于填充高深宽比通孔的电镀方法，能够改善表面缺陷等问题。但其不足之处在于：工艺速度较慢，并且需要特殊的添加剂与专用设备支持。 Y‑H Chang 等人的研究使用了 500 μm 厚的玻璃基板，玻璃通孔（TGV）的入口直径为 220 μm，腰部直径为 120 μm。在 TGV 壁上，首先溅射 0.1 μm 厚的钛（Ti） 作为粘附层，随后镀覆 1 μm 厚的铜（Cu） 作为导电层。 玻璃基板在室温下采用直流多步电镀（Direct Current, DC）工艺进行处理，电场方向垂直于基板。通过优化电镀过程中的电流密度，实现了通孔在顶部、腰部及底部的铜层厚度均匀，厚度值为 7.7 ± 0.2 μm。该通孔的横截面图像见图5。此均匀性是在电镀过程中精细调控电流密度后获得的。  图5展示了由Y-H Chang等人通过钛/铜沉积后电镀实现TGV金属化的横截面 3DGS已采用APEX®玻璃陶瓷材料展示了光刻通路。使用APEX®玻璃的通路形成工艺流程如图6a所示。所得通路（如图6b所示）在整个基片厚度上直径均匀，没有明显的腰部或锥度。这些可光定义的玻璃陶瓷材料有利于以较低的处理成本制造更高密度的通路阵列，在射频和毫米波频率下具有更好的空间分辨率和改进的电性能。  图6 (a) 3DGS 公司针对 APEX® 玻璃陶瓷 的通孔形成工艺流程示意图。该图以流程图或示意图形式展示了从材料准备到图形化、刻蚀及后处理的完整步骤顺序；(b) 依据上述工艺流程所形成的 通孔（Via） 形貌。可见通孔在整个基板厚度范围内直径均匀，无明显腰部收缩或锥度现象。 文中指出，这类可光定义的玻璃陶瓷材料能够以较低的处理成本制造更高密度的通孔阵列，并且在射频与毫米波频段具有更佳的空间分辨率与改进的电性能[22]。此外，还提到 保形夹持通孔（Conformal Pinched Via, CPV） 方法是由 Kanungo 等人提出的一种较新工艺路线，在高频器件或高性能显示应用中尤为重要[22]。 在需要实现液体密封性与氦气密封性的应用中，通常倾向于将通孔完全填充。然而，若采用铜完全填充通孔，由于玻璃与铜的热膨胀系数（CTE）差异较大，会在热循环过程中引发热机械可靠性问题。 CPV 方法在解决此类问题上展现出良好前景，其工艺主要包括以下步骤：
采用该方法完成金属化的通孔的 X 射线计算机断层扫描（CT）图像 如图7所示。  图7 由Kanungo等人展示的保形压印通孔的X射线CT图像 2.1.3. 商业化TGV（玻璃通孔）技术能力 尽管众多学术研究已经探讨了TGV的形成和金属化，但将这些工艺规模化以适应大批量生产仍是一项重大挑战，这主要是由于对可重复性和可靠性有严格的要求。关键的制造目标包括在大型晶圆和面板上实现更小的通孔直径、更细的间距以及更高的深宽比。 AGC（旭硝子）能够制造直径范围为20 µm至150 µm的TGV，其最小间距是通孔直径的两倍。他们使用EN-A1无碱玻璃，晶圆尺寸可达300 mm，面板尺寸可达550 mm × 650 mm，玻璃厚度在0.1 mm至0.5 mm之间。 康宁公司（Corning）拥有相当的TGV制造能力。他们能够在直径300 mm的晶圆和515 mm × 515 mm尺寸的面板上制造直径为30 µm至100 µm的TGV，最小间距是通孔直径的两倍。 3DGS能够制造直径小至30 µm、深宽比高达10:1的TGV。通过使用APEX®玻璃，他们能够实现TGV之间的边缘到边缘距离小至10 µm[26]。 Vitron（维创）采用LIDE®（激光诱导深度蚀刻）技术进行TGV制造，该技术能够在不造成机械损伤或残余应力的情况下对玻璃进行精确的微结构加工。此工艺使Vitron能够实现深宽比高达50:1且精度达亚微米级的通孔。由于LIDE®技术不局限于特定类型的玻璃，因此该工艺具有很强的通用性。图8展示了一个由Vitron制造的典型三层玻璃封装，其中包含TGV、信号线和焊球。 Planoptik通过在玻璃和石英晶圆上进行体微加工工艺，制造直径最小为50 µm的直孔、锥孔或沙漏形TGV。晶圆直径可达300 mm，厚度范围从200 µm到2 mm[28]。  图8 展示了由 Vitrion 制造的典型三层玻璃封装，其中包含玻璃通孔（TGV）、信号线与焊球 NSC 有限公司可制造纵横比高达 10:1 的 TGV，过孔直径范围从 20 μm 至 超过 1 mm。他们能够在仅略大于过孔直径（超出幅度约 10%，公差 ±15 μm）的极细间距下制造 TGV。可加工多种玻璃类型，包括无碱玻璃、碱性玻璃、石英及耐热玻璃，厚度范围 0.05 mm – 1.65 mm。可处理的最大玻璃面板尺寸为 730 mm × 920 mm [30]。 大日本印刷株式会社（DNP）具备制造纵横比 超过 9:1 的 TGV 玻璃基板的能力。其共形型 TGV 的金属层附着于通孔侧壁，可提升细布线配置的附着力和可靠性。DNP 正推动将该共形型 TGV 工艺扩展至 510 mm × 515 mm 面板规模 [31]。 Tecnisco 有限公司可制造最小直径 150 μm、纵横比达 5:1 的 TGV，采用硼硅酸盐玻璃（如 Borofloat 33、SW‑YY）。其工艺可兼容直径 200 mm、厚度低至 0.3 mm 的玻璃晶圆 [32]。 厦门云天半导体有限公司展示了先进的 TGV 制造能力，实现 20:1 – 100:1 的超高纵横比。其 TGV 结构包括圆柱形、梯形及槽形过孔，适用于 MEMS 与射频应用的高密度互连。该公司采用激光辅助刻蚀技术在各种玻璃基板（如硼硅酸盐、熔融石英）上制造这些通孔，最小孔径与间距分别可达 5 μm 与 10 μm。激光辅助工艺有助于精确控制通孔几何形状与间距 [34]。图9 展示了通过这些技术制造的 10 μm 孔径、500 μm 厚度 的玻璃通孔。 Lante Optics 提供的 TGV 解决方案孔径可小至 20 μm，间距范围 50 μm – 150 μm，纵横比高达 10:1。采用熔融石英等材料，可兼容直径最大 12 英寸 的晶圆。  图9. 厦门云天制造的高深宽比（520:7）玻璃通孔（TGVs） 2.2. 玻璃腔体的形成与嵌入文献中报道了多种在玻璃上构建或制造腔体的方法。湿法蚀刻是最常见的工艺，该工艺需将附着掩模的玻璃面板浸入氢氟酸（HF）中，以溶解玻璃中的硅酸盐成分。蚀刻速率取决于HF的浓度，且该蚀刻过程为各向同性。合适的掩模设计与材料选择对实现无缺陷的深度玻璃蚀刻至关重要。Ilescu等人研究了硼硅玻璃湿法蚀刻过程中的缺陷形成，并确定了影响蚀刻质量和深度的关键因素。通过使用低应力多层掩模、疏水表面以及高浓度HF/盐酸（HCl）混合液，实现了优化蚀刻。实验表明，蚀刻速率可达7.5μm/min，蚀刻深度超过1mm，且表面粗糙度极低。 在干法蚀刻（也称为反应离子蚀刻，RIE）中，带有图案的玻璃面板会暴露于SF₆和Ar等反应气体的等离子体中。这些气体产生的离子会轰击基底并蚀刻材料。功率、气体流量和压力均会影响蚀刻速率。与湿法蚀刻不同，干法蚀刻具有各向异性，因而能形成良好的侧壁轮廓。然而，该技术的蚀刻速率较慢（通常小于1μm/min），这就导致对于厚度为100 - 500μm的典型玻璃，整个处理过程需要持续数小时。选择性是决定蚀刻质量的重要参数，选择性不佳可能会对玻璃基底造成更多损伤。蚀刻方法和掩模材料对于实现高良率工艺至关重要；例如，干法蚀刻的选择性范围为3.9至23。 激光烧蚀是制造玻璃腔体的一种替代方法。通过调整脉冲持续时间、激光功率和聚焦等参数，可以对腔体的尺寸和位置进行精确控制。然而，高能量脉冲会导致表面和内部缺陷，如裂纹。激光诱导深度蚀刻（LIDE）已被证明是优于传统激光加工的方案。Santos等人证明了LIDE是一种突破性技术，可在玻璃中制造无缺陷、高精度的腔体。如图10所示的一种新型无源芯片对准机制实现了4μm的精度。  图 10. (a) 可控深度的盲腔；(b) 带有被动对准特征的芯片在玻璃腔中的扫描电子显微镜 (SEM) 显微照片 当用于芯片嵌入时，玻璃不仅超越了有机替代品，与当前晶圆级扇出（WLFO）技术相比也提供了几项独特优势。其光滑的表面和高尺寸稳定性支持了高I/O数量和可扩展性的无与伦比的组合，这是基于模塑料的扇出封装无法实现的。如图11所示，芯片优先（chip-first）工艺是玻璃腔中嵌入芯片的最常用方法。首先，带有空腔的玻璃面板使用临时热释放胶带固定在载体上。然后使用倒装芯片键合机将芯片放入空腔中。接下来，在基板的上表面层压第一层介电薄膜。固化后，介电薄膜会流动并填充芯片与玻璃基板之间的间隙，从而将芯片封装在空腔内。通腔（through cavity）需要在底部使用一个临时载体来支撑芯片。玻璃相对于环氧模塑料的主要优势在于减少了芯片位移。模塑料需要在整个晶圆或面板区域上固化，这会导致收缩和变形，从而造成超过100 µm的芯片位移。与此同时，在玻璃嵌入的情况下，聚合物的固化仅限于腔体区域。Ravichandran等人开发并优化了工艺流程，以实现小于2微米的芯片位移。通过使用芯片贴装膜和两步固化工艺，腔体内的芯片位移从25-30 µm降低到了小于2 µm。更低的芯片位移使得可以使用更小的捕获焊盘，从而实现比传统扇出封装更高的布线密度。  图11. 芯片嵌入和RDL形成的工艺流程 |