玻璃基板技术综述（3）

3.3.4. 封装内天线 (AiP)

封装内天线 (AiP) 通过高效利用可用空间，在增强性能和可靠性的同时，实现了设备更小、更紧凑的设计。具备5G连接功能的系统带来了若干与高频设计、材料及工艺、互连损耗以及实现精确阻抗匹配所需的工艺控制相关的挑战。需要采用对寄生参数和传播损耗进行精细控制的分布式组件。同时也需要具有高带宽和高增益的小型化天线。已有多种玻璃基天线实现方案得到验证。De等人对D波段天线进行了全面的综述。

侧射（Broadside）天线将能量垂直于天线平面辐射。它们提供了易于遵循的设计规则，并具有高方向性。图24b展示了一个4×4贴片天线阵列，其工作带宽在137至144GHz之间，波束指向（boresight）增益为16.2dBi；这在文献中有所讨论，并且描述了将芯片嵌入玻璃基板中的优势及工艺，其中使用了中心频率为140GHz的1×8串联馈电天线。

图24. 一个4×4天线阵列。(a) 堆叠结构。(b) 制造样品。(c) 带有嵌入式芯片的制造天线。

端射天线沿着天线阵子的方向发射能量。它们具有显著优势，包括高增益和方向性、宽阻抗匹配带宽、低复杂度以及易于集成。

渡边等人描述了一种工作在5G新空口（NR）频段、制造在玻璃基板上的紧凑型偶极八木 - 宇田天线，如图25a、b所示。埃尔多安等人讨论了一种带有单极辐射器的印刷准八木天线，其带宽几乎覆盖110 - 170吉赫兹，如图25d所示。与以往需要使用平衡 - 不平衡变换器的情况相比，它简化了天线的设计规则，同时具备所有优势。文献中讨论了一种受维瓦尔第天线启发的基于基片集成波导（SIW）的天线，它能提供更高的增益，如图25f所示。该天线还提供覆盖整个D波段的宽频带。在这种情况下，是利用基板芯来实现天线，而非像以往示例中那样仅出于机械方面的考虑将天线构建在积层层中。

图25. (a) 与2.92毫米端接连接器组装的切割式八木-宇田天线单元。(b) 集成了低噪声放大器 (LNA) 的八木-宇田天线的X射线检查。(c) 印刷准八木天线的层叠结构。(d) 制造的1×4线性阵列 [90]。(e) 类维瓦尔第天线的层叠结构。(f) 设计的天线单元及制造天线的横截面。(g) 通孔转接层 (TGVs) 的横截面。

3.4 热管理

玻璃的热导率在 0.5–1.38 W/m·K 之间，是一种优良的热绝缘材料。虽然这种低热导率给高带宽存储器（HBM）和图形处理器（GPU）等高功耗散热组件的紧密集成带来了挑战，但它同时也提供了一种独特的优势——使玻璃封装能够实现各个芯片之间的热隔离。将芯片嵌入到独立的腔体中，可使玻璃在两个芯片之间形成热屏障，从而实现热隔离并消除热串扰。随着系统功耗持续提升，以及异构芯片粒（chiplet）集成成为常态，这一能力变得十分有用。已有文献探讨了多种热管理架构。

Nedumthakady 等人展示了一种玻璃面板嵌入式（GPE）封装，将铜质均热板直接键合到射频（RF）芯片上，实现了接近零的热界面电阻（见图 26a、b）。该设计通过应力缓冲层缓解了热膨胀系数（CTE）不匹配问题，并使用了超低损耗介电材料，从而在 30–100 W 功率放大器的应用中实现了高效的热管理和 GHz 频段性能[92]。文献中还展示了不同类型的 GPE 封装架构，例如图 27 所示的结构。

Wong 等人评估了一种开放式背面玻璃面板嵌入式封装，配有集成均热板，表现出优异的热性能：在被动空气冷却下可维持 10.3 W/cm² 的功率密度，在使用先进液体冷却时可达 70.3 W/cm²，同时保持器件温度为 100°C。热建模结果显示，由于均热板直接接触，温度梯度更加均匀，热点减少。此外，玻璃的低热导率实现了有效的热隔离，使基板温度相比硅材料降低约 20%。

图26（a）高功率GPE封装中的直接键合铜散热片:（b）共形铜散热片的放大图像

图 27. 集成天线和功率放大器（PA）并带热通孔的散热架构

热通孔也可用于为从基板底部散热提供路径。Cho等人评估了带有铜封装通孔（TPV）的玻璃中介层的热性能。实验和仿真结果表明，玻璃通孔（TGV）能够将面外热导率显著提高至原来的20倍，并降低结温。

4. 制造挑战

大规模制造玻璃基板面临若干挑战，主要源于材料的脆性以及难以获得高 TGV 良率。这两大因素仍是广泛采用和生产扩展的主要障碍。

4.1 玻璃开裂

在搬运玻璃面板时，尤其在边缘部位，容易产生裂纹和划痕。微小的划痕或裂纹会在后续加工中扩展。相比圆形晶圆，矩形面板更容易在边角处产生并扩展裂纹，因此大型玻璃面板的边角通常被磨圆以减少裂纹形成。聚合物介电层压也有助于在一定程度上防止裂纹。

TGV 铜填充后的工序可能在玻璃芯中产生应力，从而引发新裂纹或扩展已有裂纹，导致突发性良率损失。这在化学机械抛光（CMP）或层压过程中施压时尤为严重。目前采取的关键措施包括自动机器人基板搬运、严格的进料质量控制、玻璃与封装部件的 CTE 匹配，以及统计缺陷监控。

玻璃基板切割（分片）过程中的裂纹形成是一个关键的制造难题。三类裂纹会影响玻璃芯基板：内聚裂纹（cohesive cracks）、界面剥离（interfacial delamination）、以及由切割损伤引发的连锁失效[96,97]。虽然剥离可控，但由于界面应力和微缺陷驱动的内聚裂纹是玻璃特有的主要隐患，常在切割期间或之后发生，危及基板完整性。

麦凯恩（McCann）等人利用二维有限元分析，评估了再分布层（RDL）厚度、边缘回缩以及缺陷尺寸对玻璃芯基板中裂纹扩展的影响[96,97]。他们发现，能量释放率（ERR）随缺陷尺寸的增大而增加，而减小介质/金属厚度会降低能量释放率。更厚的玻璃会略微降低能量释放率，不过结果取决于缺陷位置。由于缺陷位置存在变化性，最大主应力也是一个关键的断裂指标。

层压介质层会在玻璃上产生拉应力。划片工艺可能会导致玻璃芯内部产生并扩展裂纹。这种现象被称为“SeWaRe”，源自一个日语短语，意为“背面开裂”[98]。魏（Wei）等人比较了硼硅酸盐玻璃上的四种划片技术，发现芯片强度并非由崩边或粗糙度决定，而是由受划片参数影响的内部应力集中点决定。当介质层延伸至芯片边缘时，会在划片过程中产生高能量释放率，从而导致SeWaRe失效。于是引入了一种回缩结构，即芯片边缘部分或完全不覆盖积层。经过优化的回缩结构可消除裂纹，被认为是提高基板可靠性的最佳已知方法。图28展示了用于解释这些失效情况的图片和示意图。

图28. SeWaRe切割失败的演示

4.2 TGV 工艺控制与良率

TGVs 的形成与金属化是阻碍玻璃基板推广的关键挑战[99]。首先是 TGVs 的良率与重复性。精确控制孔径（顶部、底部及腰部）对于可靠的物理气相沉积（PVD）种子层覆盖至关重要。沙漏形或凹入形的孔道形状会加大沉积难度，常需双面 PVD。孔径变化可能来自激光加工及玻璃成分或化学工艺的局部差异，需要通过高速自动光学检测（AOI）密切监控。每个 TGV 必须开放且无缺陷，缺陷检测结合 AOI 与 CAD 验证，以识别缺失或不良的通孔。另一种解决方法是增加 TGV 布局的冗余。

其次是 TGVs 的金属化。在大面积玻璃面板上进行电镀存在诸多挑战，例如难以在整个面板上保持均匀的电流密度，边缘的镀速快于中心。如果设计中包含多种孔径，则更难优化工艺参数以实现均匀电镀。

随着产业在全铜填充与部分金属/介电填充策略间的分化，新的缺陷类型如空洞、凹坑、表面鼓包开始出现。填充通孔有助于降低电损耗，但较高体积的镀铜会产生更大的残余应力，也更易出现镀铜空洞。声学成像和干涉传感器等先进工具被用于表征和检测这些特征。由于通孔密度高且尺寸缩小至 <100 μm，实时检测与 AI 驱动的缺陷分类对早期识别致命缺陷和提高试产线可靠性至关重要。多家公司正在面向玻璃基板制造推广其 AOI 产品[100–103]。在工艺流程早期识别和缓解缺陷可减少后续良率损失。

5. 商业化现状

过去两年，主要半导体与封装公司纷纷宣布开发和商业化玻璃芯基板的计划。企业在试点线、原型展示以及在美国、日本和欧洲建设新研发与生产基地方面投入巨大。AI 驱动的应用爆发推动了对更高算力的需求，也促使新技术被采用。一些公司计划在未来几年推出产品[104–109]，其中 Absolics 已启动试生产，为 2025 年的商业部署做准备[105,106]。

图 29 展示了 Absolics 和 Intel 在 610 × 615 mm 面板上制造的玻璃基板。

6. 未来需求

随着微电子系统复杂性提升，计算的未来将取决于我们能否更紧密高效地集成和互连多样化的芯片粒。传统封装技术未能跟上硅缩放的步伐，性能和效率差距不断扩大。为满足 AI、高性能计算和数据密集型应用的需求，封装必须超越旧技术，这需要以下改进：

6.1 面板级系统（System on Panel）

下一代先进封装需要将互连尺寸缩小至接近单芯片水平，同时扩展到支持大面积封装内的高密度异构集成。玻璃基板封装的终极目标是每个封装支持多达百万级 I/O，甚至每个面板达千万级 I/O，从而实现可能涵盖整个数据中心机架的“面板级系统”架构。这延续了台积电的“晶圆级系统”（SoW）理念，并将其扩展到更大面板，以支持更密集的互连网络和芯片粒集成。

6.2 低应力材料与工艺

加工及切割后的玻璃开裂是限制面板和封装尺寸扩大的主要因素。根本原因在于聚合物介电材料与无机玻璃的性质不匹配。为实现基于玻璃的系统扩展，必须开发并采用低应力材料和工艺，引入类后端加工方法，并降低整个工艺流程的热预算。

6.3 亚微米公差与大面板标准化

在 500 mm × 500 mm 玻璃面板上实现 <1 μm 的线宽/间距公差，需要后端级别的精度。尽管玻璃本身具有优良的平整度和刚度，但传统聚合物介电材料和半加成工艺无法提供同等精度，且随层数增加会降低公差。未来，面板级平面化将是提升公差的关键技术。行业范围内的面板尺寸和材料标准化对于集中资源应对主要制造挑战至关重要。

6.4 更好的搬运、检测与洁净度

随着封装与后端工艺的融合，大尺寸面板制造需类似后端制造流程。传统的手动或半手动基板加工因玻璃易碎而不利，自动化搬运和光学检测系统正被采用。洁净度水平也需提高：传统封装和基板制造在 Class 1000（ISO 6）至 Class 10,000（ISO 7）洁净室中进行，而混合键合等先进封装技术要求 Class 100（ISO 5）至 Class 1000（ISO 6）。湿法基板加工（如电镀）的污染控制也需显著改善，整个封装工艺必须更洁净，以满足先进制造需求。

来源 芯机甲

#先进封装面板级连续式加热炉

#先进封装电镀设备

#先进封装PVD设备